SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURE THEREOF

Patent number:

JP63204770

Publication date:

1988-08-24

Inventor:

KURACHI IKUO

OKI ELECTRIC IND CO LTD

Applicant: Classification:

- international:

H01L29/78

- european:

Application number:


JP19870035792 19870220

Priority number(s):

Abstract of JP63204770

PURPOSE:To improve a manufacturing yield by forming a drain region that is composed of low and high concentrated layers and by causing a gate electrode to be made up of a polysilicon gate layer as well as side walls consisting of nitriding films which are prepared at side parts of the polysilicon gate.

CONSTITUTION:A drain region comprises a low concentrated layer 17 and a high concentrated layer 20 and a gate electrode is composed of a polysilicon gate layer 16 and side walls 19 consisting of nitriding films 18 which are prepared at side parts of the polysilicon gate layer 16. As the gate electrode is formed by the polysilicon gate 16 and the side walls 19 consisting of the nitriding films 18 that are adjacent to the above gate 16, both of which are respectively prepared on a gate oxide film. A structure of the gate electrode forms the structure consisting of one layer in the direction of highness. This configuration makes stepped parts small and almost completely removes undesired interconnection metal layers when a patterning of an interconnection metal is performed and then improves a manufacturing yield.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-204770

@Int.Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988)8月24日

H 01 L 29/78

3 7 1 3 0 1 7514-5F X-8422-5F

審査請求 未請求 発明の数 2 (全7頁)

69発明の名称

半導体記憶装置及びその製造方法

②特 願 昭62-35792

②出 願 昭62(1987) 2月20日

伊発明 者

邳代 理

下知 郁生

弁理士 大垣

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

⑪出 願 人 沖電気工業株式会社

明 細 魯

1.発明の名称

半導体配憶装置及びその製造方法

2.特許請求の範囲

(1) ソース領域と、ドレイン領域と、シリコン 基板上にゲート酸化膜を介して設けたゲート電極 とを具える半導体記憶装置において、

少なくともドレイン領域を低渡度層及び高温度 層で構成し、

験ゲート電極を、ポリシリコンゲート層と、験ポリシリコンゲート層の側部に設けた窒化膜よりなるサイドウォールとを以って構成して成ることを特徴とする半導体記憶姿量。

(2) シリコン基板上に形成されたゲート 酸化膜 上にポリンリコンゲート層を形成する工程と、

はポリシリコンゲート層をマスクとして前記シ リコン基板に第一不純物を導入し低濃度層を形成 する工程と、

前記ポリシリコンゲート層の関部に、酸ポリシ リコンゲート層と相俟ってゲート電極を構成する ための、窒化膜からなるサイドウォールを形成する工程と、

設ポリシリコンゲート層及びサイドウオールをマスクとして前記シリコン基板に第二不純物を導入して高速度層を形成する工程と

を含むことを特徴とする半導体記憶装置の製造方法。

3. 発明の詳維な説明

(産業上の利用分野)

この発明は半導体配徳装置、特に消去可能かつ プログラム可能な読出し専用メモリ及びその製造 方法に関する。

(従来の技術)

従来より種々のタイプの半導体記憶装置が開発されかつ実用に供されてきている。このような半導体記憶装置の一つとして上述したような消去可能かつプログラム可能な読出し専用メモリ(EPROM:Brasable-Pro-

まてammabule Read-only
Memory) があり広く用いられている(例えば文献:「フィジックス オブ セミコンゲクタデバイシーズ(Physics of

Semiconductor Devices)
pp498~503、ウイリー-インターサイエンス (Wiley-Interscience)
社、81年、エス・エム・スジ (S.M.SZE
基)。

第3図はこのようなBPROMのメモリセルの基本回路を示す図で、マトリックス状に配列した書き込み用金属配線(ワード線)LWと、選択信号用の金属配線(データ線)LDとの各交差点にBPROMをそれぞれ配置し、そのゲート電極日を金属配線LWに接続させ、ドレイン電極日を金属配線LDに接続し、ソース電極Sを接地した構成となっていて、フローテイングゲートFGに電荷を与えて関値を変化させるようになっている

第4図はこの従来のBPROMのメモリセル構

積み低れた二層構造となってしまい、これがた、ゲート電極部分での改差が大きくなってソース及びドレイン領域に対する金属配線のためのスルーホールのゲート電極側の領壁が長くなる。 従って、ウエハ全面に金属層を被着した後エッチングして金属配線パターンを形成しようとの大きといる。 と、及益部の傾面に被着した所要箇所以外の金属配線層を完全には除去出来ず、この残存した金属配線層が短絡の原因となるため、半導体配慮を配線層が短絡の原因となるため、半導体配慮をった。

また、従来構造のBPROMの加き半導体記憶装置によれば、ゲート電極構造が絶疑層を挟んでポリシリコンゲート層とフローティングゲートとの二層構造となっているため、製造工程数が多ったの力を維であり、この点からも製造歩留まりを高めることが出来ないという問題点があった。

この発明の目的は、製造工程を簡略出来る構造の半導体記憶装置を提供すると共に、その製造方法を提供することにある。

このようなBPROM構造において、既に説明した通り、従来はシリコン半導体基板30からフローティングゲート33ヘキャリアを注入し、フローティングゲート33に電荷を書積することで記憶を行っていた。

(発明が解決しようとする問題点)

しかしながら、上述した従来のEPROMの加き半導体記憶装置では、フローティングゲートを 用いているため、ゲート電極構造がポリシリコン ゲート層とフローティングゲートとを高き方向に

(問題点を解決するための手段)

この目的の進成を図るため、この発明によれば

ソース 領域と、ドレイン領域と、シリコンの半 導体基板上にゲート酸化膿を介して設けたゲート 電極とを具える半導体記憶姿質において、

少なくともドレイン領域を低速度層及び高速度 層の阿層で構成し、

ゲート電極を、ポリシリコンゲート層と、このポリシリコンゲート層の側部に設けた窒化膜よりなるサイドウォールとを以って構成して成ることを特徴とする。

さらに、この発明の半導体記憶装置の製造方法 によれば、

シリコンの半導体基板上に形成されたゲート 酸化膜上にポリシリコンゲート層を形成する工程 と、

このポリシリコンゲート層をマスクとしてこの 半導体 芸板に第一不絶物を導入し低濃度層を形成 する工程と、 このポリシリコンゲート層の傾部に、当該ポリシリコンゲート層と相俟ってゲート電極を構成するための、窒化膜からなるサイドウオールを形成する工程と、

このポリシリコンゲート層及びサイドウオール をマスクとして半導体基板に第二不純物を導入し て高濃度層を形成する工程と を含むことを特徴とする。

(作用)

この発明の半導体記憶装置の精造によれば、ゲート電極を、ゲート酸化膜上にそれぞれ設けられたポリシリコンゲート層及びこれに隣接する 変化膜からなるサイドウォールで、形成してあるため、ゲート電極構造は高さ方向には一層分の構造となり、従って段差が小さく、配線金属のパターニングの際に不所望な配線金属層をほぼ完全に除去出来、歩留りの向上を図ることが出来る。

また、この発明の半導体配憶装置の製造方法に

に変えることが出来るものである。

先ず、基板としてシリコン単結晶基板10を用意し、この基板10に、シリコン変化膜を耐酸化膜として用いる通常の選択酸化法であるLOCOS法によって、フィールド酸化膜11を形成してアクティブ領域12とを分離する。 続いて、アクティブ領域12の基板固を、例えば900℃の温度の乾燥酸素中で、酸化してメモリセルとなるトランジスタのゲート酸化膜14を例えば200~300人の膜厚となるようにして形成し第1図(A)に示すようなウェハ状態を得る。

次に、第1図(B)に示すように、ウエハ全面にゲート電極を構成するためのポリシリコン膜15を通常の方法で形成し、続いて、このポリシリコン膜15に、例えば熱拡散或はイオン柱入法によってリン又はその他の事電性を持たせかつ低抵抗化を図るための任意評違な不純物を約3×10²⁰~6×10²⁰cm - 母度の高速度の不純物添加速度で導入する。

よれば、ゲート電極構造が高さ方向に一層構造で あるので、従来の積層構造と比べて製造が簡単と なり、従って製造歩留りの向上を図れる。

(実施例)

以下、図面を参照してこの発明の半導体記憶装置及びその製造方法につき説明する。

尚、この半導体配位装置の構造は、その製造方法の説明と併せて説明する。

次に、通常のホトリソグラフィー技術を用いて、ゲート電極及び配線となる部分以外のポリシリコン膜15をエッチング除去し、ゲート電極用の例えばストライブ状のポリシリコンゲート暦18をアクティブ領域12の上側に形成し、第1図(C)に示すようなウェハ状態を得る。

大に、このポリシリコンゲート層18をマススクトのポリシリコンゲート層18をマススで第一人に関係の方法でで、一次の数がでした。第1回域及びドレイに、第1回域及びドレイに、第1回域及びドレイに、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域と、第1回域をでは、10mmのには、では、10mmのには10mmのには10mmのには10mmのには10mmのには10mmのに10m

が空防火され関値を上げることが出来るからである。

次に、このウェハ上に、通常の技術を用いて、 任意好適の窓化膜18を形成し、第1図(B)に示 すようなウェハ状態を得る。

次に、この窒化膜18を任意好適な與方性エッチング例えばリアクティブ イオン エッチング(RIE)を用いてポリシリコンゲート暦18の上側表面が露出するまでエッチングを行い、ポリシリコンゲート暦18の側壁に幹接して窒化膜のサイドウオール19を形成し、第1図(F)に示すようなウェハ状態を得る。

次に、このウェハに対し、ポリシリコンゲート 暦18及びサイドウオール18をマスクとして、適当 の方法で第二不純物の添加を行いアクティブ領域 12のソース領域及びドレイン領域に高速度暦20 を形成し、第1図(G)に示すようなウェハ状態 を得る。この実施例では、第二不純物として素 を、8×10¹⁵~1、2×10¹⁶cm⁻² 程度の ドーズ量及び40~60 Ke V程度のエネルギー

このようにして形成された半導体配便装置と、第1回(は)からも理解出来るように、伊藤 14上に設けられた窒化膜よりのサイドウオール18とで形成した構造となって、従来の一下でで、この発明の半導体配便装置は、従来を強力して、直交する方向の二層構造の分子・ででは、改造が小さい構造となっている。

次に、この発明の半導体記憶装置の動作例につき説明する。

第2図(A)及び(B)はこの発明の半導体記憶装置(BPROM)の動作説明図で、要部を経略的断図図で示してある。そして、第2図(A)はこのメモリセルへの書き込みを説明するための図であり、第2図(B)は読み取りを説明するための図である。

先ず、書き込みの場合につき説明する。今、情報を書き込もうとするメモリセルに対し、ワード 級及びデータ級を用いて、ドレインアバランシェ

続いて、通常の技術を用いて、中間絶縁験21を形成し、然る後、リフロー処理を行い、続いてコンタクトホール22を形成し、その後ソース、ドレイン及びゲート用の金属配線23を形成し、さらには図示していないが通常の方法で保護用酸化膜を形成して第1図(H)に示すようなMOS型の半導体記憶整理であるBPROMを得る。

このホットエレクトロンはゲート酸化膜14中のトラップ、サイドウォール18の窒化膜中のトラップ及びゲート酸化膜14とサイドウォール18の窒化膜との界面の準位等に舶獲され、その結果、サイドウォール18の窒化膜中に電荷が発生する。このとき、一般には窓化膜は酸化膜に比べてトラップ

が多いので、発生する電荷も多い。

このように、ゲート電板 C 及びドレイン電極 D に高電圧を印加することによって、ドレインアバランシェホット キャリアをサイドウオール 18 の 変化膜に住入し、この住入されたキャリアをこの 窒化膜にトラップして電荷を発生させ、よって、関値を変化させて含き込みを完了する。

に対して直交する高さ方向には、従来のようなご 層構造となっていないので、ゲート電極部におけ る段差が従来よりも著しく低く出来、しかも、ポ リッリコンゲート層にサイドウォールを設けた ゲート電極構造となっているので、ゲート電極構造となっているので、ゲート配線金属 のよっチングの際に、従来のような配線金属の未 除去部分が残存する恐れはなく、従って、製造歩 留まりが向上する。

また、この発明の製造方法によれば、従来のような二層構造のゲート電極を形成する工程を必要としないので、製造が簡略化し、それにより、製造が留まりの向上を図ることが出来る。

4. 図面の簡単な説明

第 1 図(A)~(H) はこの発明の半導体記憶装置及びその製造方法の説明に供する製造工程図、

第2図はこの発明の半導体記憶装置の動作説明 図、 の関値電圧は電荷を注入しなかった場合の関値電圧よりも高くなる。従って、この関値電圧が高いことを検出することによってこのメモリセルに情報が審積されていることを知ることが出来る。 はたの関値電圧は従来のメモリセルの場合の関値電圧と同等かそれよりも高くすることが出来る。 また、読み取り時にソース及びドレイン電極S及びDに印加する電圧状態を換えた理由は、ソース領域傾に電荷があった方がチャネル形成に大きく影響し、読み取り効率を高めることが出来るためである。

この発明は上述した実施例にのみに限定されるものではなく、この発明の範囲内で多くの変形または変更を行い得ること明らかである。例えば、上述した実施例で説明した各構成成分の材料、導電型、配置関係、処理順序或は数値的条件等は設計に応じて通当に変更することが出来る。

(発明の効果)

上述した説明からも明らかなように、この発明 の半導体記憶装置によれば、ゲート電極を基板開

第3図は半導体記憶装置としてのBPROMの メモリセルの基本回路図、

第4図は従来のEPROMのメモリセル構造を 示す要部断面図である。

10…シリコン半導体基板

11…フィールド酸化膜

12… アクティブ領域、 13… フィールド領域

14 … ゲート酸化膜、 15

15… ポリシリコン膜

18… ポリシリコンゲート層

17… 低速度層(例えば、『拡散層)

18… 窒 化膜、 19… サイドウォール

20…高濃度層 (例えば、ゴ拡散層)

21 --- 中間絶録膜、

22…コンタクトホール

23…金属配線。


特 許 出 願 人 神電気工業株式会社

代理人 弁理士 大 堰




特開昭63-204770(6)


図




この発明の製造工程国

第1図





EPROMのメモリセルの基本回路 第3図



· 維来の EPROMのメモリセル構造 第 4 図